高通昨日宣布，其第一代高带宽计算（HBC）技术已在美国圣迭戈实验室完成硬件验证，验证了完整读写能力和近存计算能力。
HBC将多层LPDDR内存垂直堆叠在计算芯片上方，通过硅通孔互连，并把计算单元置于内存堆叠下方，以缩短数据传输距离。
高通称，第一代HBC将为AI250加速卡提供133 TB/s有效内存带宽，相比采用LPDDR5X的AI200提升18倍；AI250计划2027年上半年出样。此次验证的早期样品采用两层DRAM堆叠，每瓦带宽超过HBM4的5倍，但未达到6倍目标，正式产品预计采用四层堆叠。